建國科技大學--教學大綱及進度表

建國科技大學進修部 108 學年度第 1 學期課程綱要表

授課班級：進四技自動化三A	教師：林嘉雅
科目名稱：可規劃邏輯電路設計	時數： 3
教材名稱：數位邏輯設計實用級能力認證學術科(第三版) 著者：趙芊逸出版書局：碁峰資訊股份有限公司
主要參考資料：(請註明書名、著者、出版書局) 1.CPLD數位邏輯設計、林全財及鄭旺泉編著、台科大圖書股份有限公司。 2.數位系統設計，王炳聰、王瑋民及黃清池等著，全威圖書(股)公司。 3.數位邏輯電路實作與應用(附PCB板)、張榮洲及張宥凱編著、全華圖書股份有限公司。	評分方式：平時缺曠(含上課互動);平常考;期中考;綜合考評與實作
	評分比例： 35%;10%;20%;35%
先修科目或先備能力：
教學目標： 1.知識：了解邏輯電路理論原理與知識 2.技能：訓練邏輯電路設計之基本技能 3.態度：認識邏輯電路專業人員之敬業態度 4.其他：培養工程專業倫理及應用之能力
教學方式：課堂講授;分組討論;實機操作;

教材大網：

單元主題	內容綱要	教學週數
課程簡介與評分標準、職場安全與衛生	1.課程簡介與評分標準 2.智慧財產權及學術倫理宣導 3.職場安全與衛生	1
數字系統、基本邏輯閘及組合邏輯設計及應用	1.數字系統 2.AND, OR, NOT及布林代數、卡諾圖化簡、組合邏輯設計及應用	4
數位IC特性之認識、CPLD概論	1.TTL IC 2.CMOS IC 3.CPLD概論	1
Maxplus II 軟體介紹	1.認識可程式邏輯元件 2.基本邏輯閘練習 3.認識並熟悉 CPLD 電路編輯設計軟體MAX+PLUSⅡ之使用 4.瞭解 CPLD 數位邏輯電路設計方法及步驟 5.期中考	5
組合邏輯電路設計與實作	1.基本邏輯閘 2.半加減法器電路設計與實作 3.解碼器電路設計與實作	3
順序邏輯電路	1.計數器電路設計 2.計數器電路實作 3.期末考	4

請遵守智慧財產權，勿非法影印教科書。

建國科技大學進修部 108 學年度第 1 學期教學預定進度表

科       目：可規劃邏輯電路設計       授課班級：進四技自動化三A

任課教師：林嘉雅擬定進度教師: 林嘉雅

教科書名稱：數位邏輯設計實用級能力認證學術科(第三版) 作       者：趙芊逸

出版書局：碁峰資訊股份有限公司

週次

月日

時數

網路
時數
授   課   內   容   要   項備註

1
9月16日
9月22日 3 0 1.課程簡介與評分標準
2.智慧財產權及學術倫理宣導
3.職場安全與衛生 (16)開學暨新生始業輔導、舊生開學暨註冊日(17-26)網路分梯次加退選(18)二技學制依課表開學暨正式上課(21)二技一年級新生始業輔導(22)依課表開學暨正式上課

2
9月23日
9月29日 3 0 1.數字系統
2.基本邏輯閘AND, OR與NOT介紹 (24-26)跨日間、進修學校網路加退選、校際選課

3
9月30日
10月6日 3 0 布林代數及卡諾圖化簡 (5)補班補課(10/11日彈性放假日)<非週一~週五夜間排課班級，10/5日依原課表上課，10/11日不彈性放假>

4
10月7日
10月13日 3 0 組合邏輯設計及應用 (10)雙十節放假(11)彈性放假(10/5六補班補課)<週五、週六有排課的班級10/11日正常上課,不彈性放假>

5
10月14日
10月20日 3 0 組合邏輯設計及應用　

6
10月21日
10月27日 3 0 1.TTL IC
2.CMOS IC
3.CPLD概論　

7
10月28日
11月3日 3 0 認識可程式邏輯元件　

8
11月4日
11月10日 3 0 基本邏輯閘練習　

9
11月11日
11月17日 3 0 期中考期中考試週

10
11月18日
11月24日 3 0 認識並熟悉 CPLD 電路編輯設計軟體MAX+PLUSⅡ之使用　

11
11月25日
12月1日 3 0 瞭解 CPLD 數位邏輯電路設計方法及步驟　

12
12月2日
12月8日 3 0 組合邏輯電路設計與實作-基本邏輯閘　

13
12月9日
12月15日 3 0 組合邏輯電路設計與實作-半加減法器電路設計與實作　

14
12月16日
12月22日 3 0 組合邏輯電路設計與實作-解碼器電路設計與實作　

15
12月23日
12月29日 3 0 順序邏輯電路-計數器電路設計　

16
12月30日
1月5日 3 0 順序邏輯電路-計數器電路設計 (1)開國紀念日(放假)

17
1月6日
1月12日 3 0 順序邏輯電路-計數器電路實作　

18
1月13日
1月19日 3 0 期末考期末考試週

請遵守智慧財產權，勿非法影印教科書。